Projekte.PCI-Tutorial-BoardTest (Struktur)
Adapterplatine für den Logic Analyzer
| Diese HTML-Seite enthält die Beschreibung des Adapters, mit dem der institutseigene Agilent 1671G Logic Analyzer an das PCI-Entwicklungsboard angeschlossen werden kann. Die Platine bietet außerdem noch zwei weitere Eingabetaster sowie vier Leuchtdioden zur Signalausgabe. |
Übersicht
- Anschluss der Adapterplatine
- Verwendung der Adapterplatine im eigenen Entwurf
- Leuchtdioden, Taster und Bananenbuchsen auf der Adapterplatine
- Die User Constraint Datei laa.ucf der Adapterplatine
Die Adapterplatine kann außerdem dazu verwendet werden, auf die I/O-Pins des FPGAs direkt zuzugreifen (z.B. in eigenen Versuchsschaltungen). Da keine Treiber die FPGA I/O-Pins und die Anschlüsse auf der Adapterplatine entkoppeln und das FPGA schützen, muss dabei mit besonderer Sorgfalt gearbeitet werden, um das FPGA nicht zu schädigen.
Anschluss der Adapterplatine
Die Platine wird auf den rechten Expansion Slot (JX2) des PCI-Entwicklungsboards aufgesteckt. Wie in der Abbildung dargestellt werden die Ausgangsports der Adapterplatine (rechts im Bild) über die dem Logic Analyzer beiliegenden Terminierungsadapter (Mitte) mit den Eingangsports (Pods) des Logic Analyzers (links im Bild) verbunden.
Abbildung: Verbindung des Logic Analyzers mit dem PCI-Entwicklungsboard
Die einzelnen Ports (LA1 - LA3) sind voll belegt: Jeder der drei Anschlüsse beinhaltet 16 "normale" Datenleitungen (D0 - D15) sowie zwei weitere spezielle, die vom Logic Analyzer als externe Takteingänge genutzt werden können (CLK1 und CLK2). Tabelle 1 gibt die Belegung der Pfostensteckverbinder der Adapterplatine mit der bei Pfostenleisten üblichen Durchnumerierung (vgl. Abbildung) an. Sie stimmt natürlich mit der des Terminierungsadapters überein.
| Pin | Bedeutung |
| 1 | +5V vom Logic Analyzer, auf der Adapterplatine nicht belegt |
| 2 | CLK2 |
| 3 | CLK1 |
| 4 | D15 |
| 5 | D14 |
| 6 | D13 |
| 7 | D12 |
| 8 | D11 |
| 9 | D10 |
| 10 | D9 |
| 11 | D8 |
| 12 | D7 |
| 13 | D6 |
| 14 | D5 |
| 15 | D4 |
| 16 | D3 |
| 17 | D2 |
| 18 | D1 |
| 19 | D0 |
| 20 | Masse |
Tabelle 1: Pinbelegung der Ausgänge der Adapterplatine bzw. der Eingänge der Terminierungsadapter
Verwendung der Adapterplatine im eigenen Entwurf
Mithilfe der beiliegenden User Constraint Datei laa.ucf, die die passenden LOC-Constraints enthält, können Signale aus dem eigenen Entwurf sehr einfach über die Adapterplatine an den Logic Analyzer weitergegeben werden. Tabelle 2 zeigt den Zusammenhang zwischen den in der User Constraint Datei eingeführten Ausgangssignalnamen, der FPGA-Pinnummern und den im User's Guide des PCI-Entwicklungsboard verwendeten Bezeichnungen (PCI Development Board User's Guide, Seite 17, Tabelle 14). Die Beziehung zwischen den Ausgangssignalnamen und den in Tabelle 1 angegebenen Pinbezeichnungen ist offensichtlich und wird daher nicht nochmals beschrieben.
| VHDL Signalname | FPGA Pin | PCI-Board Anschlussname |
| LAA_1D(0) | V14 | RIOA1 |
| LAA_1D(1) | W13 | RIOA3 |
| LAA_1D(2) | Y14 | RIOA2 |
| LAA_1D(3) | Y13 | RIOA5 |
| LAA_1D(4) | Y18 | RIOA4 |
| LAA_1D(5) | V13 | RIOA7 |
| LAA_1D(6) | Y17 | RIOA6 |
| LAA_1D(7) | Y12 | RIOA9 |
| LAA_1D(8) | Y16 | RIOA8 |
| LAA_1D(9) | V12 | RIOA11 |
| LAA_1D(10) | Y15 | RIOA10 |
| LAA_1D(11) | W11 | RIOA15 |
| LAA_1D(12) | AB20 | RIOA12 |
| LAA_1D(13) | AB18 | RIOA16 |
| LAA_1D(14) | V11 | RIOA13 |
| LAA_1D(15) | V10 | RIOA17 |
| LAA_1CLK1 | AA19 | RIOA14 |
| LAA_1CLK2 | AB17 | RIOA18 |
| LAA_2D(0) | Y10 | RIOA19 |
| LAA_2D(1) | AA15 | RIOA20 |
| LAA_2D(2) | W10 | RIOA21 |
| LAA_2D(3) | AA14 | RIOA22 |
| LAA_2D(4) | Y9 | RIOA23 |
| LAA_2D(5) | AA13 | RIOA24 |
| LAA_2D(6) | W9 | RIOA25 |
| LAA_2D(7) | AA12 | RIOA26 |
| LAA_2D(8) | Y8 | RIOA27 |
| LAA_2D(9) | AB10 | RIOA28 |
| LAA_2D(10) | W8 | RIOA29 |
| LAA_2D(11) | AB9 | RIOA30 |
| LAA_2D(12) | Y7 | RIOA31 |
| LAA_2D(13) | AB8 | RIOA32 |
| LAA_2D(14) | W7 | RIOA33 |
| LAA_2D(15) | AA7 | RIOA34 |
| LAA_2CLK1 | Y6 | RIOA35 |
| LAA_2CLK2 | AA6 | RIOA36 |
| LAA_3D(0) | W5 | RIOA39 |
| LAA_3D(1) | W6 | RIOA37 |
| LAA_3D(2) | AB3 | RIOB40 |
| LAA_3D(3) | AA5 | RIOA38 |
| LAA_3D(4) | AB4 | RIOB38 |
| LAA_3D(5) | AA4 | RIOA40 |
| LAA_3D(6) | AB5 | RIOB36 |
| LAA_3D(7) | AB6 | RIOB34 |
| LAA_3D(8) | AA8 | RIOB32 |
| LAA_3D(9) | AA9 | RIOB30 |
| LAA_3D(10) | AA10 | RIOB28 |
| LAA_3D(11) | AB15 | RIOB20 |
| LAA_3D(12) | AB11 | RIOB26 |
| LAA_3D(13) | AB16 | RIOB18 |
| LAA_3D(14) | AB13 | RIOB24 |
| LAA_3D(15) | AA17 | RIOB16 |
| LAA_3CLK1 | AB14 | RIOB22 |
| LAA_3CLK2 | AA18 | RIOB14 |
Tabelle 2: Zusammenhang zwischen Signalnamen, FPGA-Pins und den Bezeichnungen des PCI-Boards
Die Leuchtdioden, Taster und Bananenbuchsen auf der Adapterplatine
Die Adapterplatine bietet zwei Taster und vier Leuchtdioden als zusätzliche Ein-/Ausgabe-Möglichkeiten. Da die I/O-Pins des FPGA 2,5 V und 3.3 V als Bezugs- (Pullup-) Spannung unterstützen, kann diese auch auf der Adapterplatine eingestellt mit dem Jumper wie auf der Platine aufgedruckt eingestellt werden, vgl. Tabelle 3.Die verwendeten I/O-Pins des FPGA finden sich ebenfalls in der beiliegenden User Constraint Datei laa.ucf wieder.
| Jumpereinstellung | Spannung |
| 1-2 | 2,5 V |
| 2-3 | 3,3 V |
Tabelle 3: Jumper zur Spannungsauswahl
Die Leuchtdioden
Die Leuchtdioden LD1 - LD4 leuchten bei der Ausgabe einer logischen 0 am jeweiligen FPGA-Ausgang nachstehender Tabelle 4.
| VHDL Signalname | FPGA Pin | PCI-Board Anschlussname |
| LAA_LD1 | W18 | RIOB2 |
| LAA_LD2 | W16 | RIOB6 |
| LAA_LD3 | W14 | RIOB10 |
| LAA_LD4 | AA20 | RIOB12 |
Tabelle 4: Anschluss der Leuchtdioden
Die Eingabetaster
Ein gedrückter Taster BTN1 bzw. BTN2 entspricht einer logischen 0, sein Ruhezustand einer logischen 1. Die Taster sind wie in Tabelle 5 angegeben mit dem FPGA verbunden.
| VHDL Signalname | FPGA Pin | PCI-Board Anschlussname |
| LAA_BTN1 | W17 | RIOB4 |
| LAA_BTN2 | W15 | RIOB8 |
Tabelle 5: Anschluss der Taster
Die Bananenbuchsen
Die Bananenbuchsen werden nur benötigt, wenn eigene Schaltungen über die Adapterplatine angeschlossen werden sollen. Die schwarze Buchse stellt einen Masseanschluss zur Verfügung, die rote die mit dem Jumper eingestellte Spannung, also wahlweise 2,5 V oder 3,3 V.Autor: gkemnitz, Letzte Änderung: 22.11.2007 09:39:06
TU Clausthal 2020 Impressum