Markus Koechy

Spartan-II 200 PCI Development Board User's Guide

Fehler und Ergaenzungen


Korrekte URL zum Reference Design Center:

    http://legacy.memec.com/solutions/reference/xilinx/


3.2 Clock Generation, Seite 4

Im Text unter der Tabelle 2 sind die Bezeichungnen fuer die beiden 
Takteingaenge vertauscht. Die korrekten Signal/Pin-Zuordnungen stehen
in der Tabelle 2.


4.1.1 Configuring the Spartan-II-FPGA
4.1.2 Programming the XC81V02 ISP PROM, Seite 18

Die Beschreibungen beziehen sich auf Tabelle 12, nicht auf Tabelle 13.

Relevante Jumpereinstellungen (Jumper J1):

o Programmierung über JTAG-Adapter (Normalfall)
    1-2  open
    3-4  close
    5-6  close

o Programmierung über das PROM 
  (Demoprogramm laden oder eigenes im PROM gespeichertes Design)
    1-2  close
    3-4  close
    5-6  close