Lehre.VHDL-Web-Projekte.VarSR (Struktur)
Vorwärts-/Rückwärtszähler
Ergebnis der Register-Transfer-Synthese
Die Beschreibung wir in ein 4-Bit-Schieberegister übersetzt.
Testrahmen
Kommados zum Übersetzen und Ausführen der Simulation
Signalverläufe mit GTKWAVE und der Sav-Datei aus dem Archiv
Autor: gkemnitz, Letzte Änderung: 09.04.2024 17:10:43
TU Clausthal 2020 Impressum