Lehre.VHDL-Web-Projekte.SynthWTab (Struktur)
Synthesbeschreibung einer Wertetabelle
Ergebnis der Register-Transfer-Synthese
Die Schaltung wird durch eine angedeutete UND-ODER-Verknüpfung nachgebildet.
Testrahmen
Kommados zum Übersetzen und Ausführen der Simulation
Simulationsausgabe
Signalverläufe mit GTKWAVE und der Sav-Datei aus dem Archiv
Autor: gkemnitz, Letzte Änderung: 09.04.2024 17:10:43
TU Clausthal 2020 Impressum