Lehre.VHDL-Web-Projekte.SynthRW1 (Struktur)

Synthesebeschreibung mit arithmetischen Operationen


  

Das Beispiel verwendet die Bibliothek Tuc. Zum Anlegen der Bibliothek  wird in ISE auf die Bibliotheksansicht gewechselt,
die neue Bibliothek erzeugt und in diese die genutzten Packages eingebunden. Das Fenster mit den Entwurfsquellen muss danach etwa so aussehen. 
  

 
Ergebnis der Register-Transfer-Synthese

Die Multiplikation wird durch einen Multiplizierer und die Addition durch einen Addierer nachgebildet. 
In dem Schaltplan, der nach der RT-Synthese angezeigt wird, fehlt die Verbindung von dem Multipliziererausgang
zu dem oberen Addierereingang, in der Schaltung ist, wie sich durch Ausprobieren der synthetisierten Schaltung zeigen lässt, diese Verbindung vorhanden. 
  

 
Testrahmen

  

  

  


 
Kommados zum Übersetzen und Ausführen der Simulation

  

  

  

 
Simulationsausgabe

  

  

  


 
Signalverläufe mit GTKWAVE und der Sav-Datei aus dem Archiv


  


  Autor: gkemnitz, Letzte Änderung: 09.04.2024 17:10:43  
        

        


        

           TU Clausthal 2020  Impressum