Lehre.VHDL-Web-Projekte.BedVarZuwLatch (Struktur)
Abtastprozess mit einer bedingten Variablenzuweisung, die auch mit einem Latch nachgebildet werden kann (Abb. 2.24)
Testrahmen
Kommados zum Übersetzen und Ausführen der Simulation
Signalverläufe mit GTKWAVE und der Sav-Datei aus dem Archiv
Autor: gkemnitz, Letzte Änderung: 09.04.2024 17:10:43
TU Clausthal 2020 Impressum