Lehre.VHDL-Web-Projekte.AfgSynthALU (Struktur)
Aufgabe 2.2
Ergebnis der Register-Transfer-Synthese
Die vier linken grünen Kästen bilden EXOR-Gatter nach und realisieren eine 4-Bit gesteuerte Negation zur Umschaltung zwischen Addition und Subtraktion. Der Addierer, das bitweise UND und das bitweise ODER sind jeweils zu einem Funktionsblock zusammengefasst. Die vier grünen Blöcke auf der rechten Seite sind die 3:1-Multiplexer für die Ergebnisauswahl.
Testrahmen
Kommados zum Übersetzen und Ausführen der Simulation
Signalverläufe mit GTKWAVE und der Sav-Datei aus dem Archiv
Autor: gkemnitz, Letzte Änderung: 09.04.2024 17:10:43
TU Clausthal 2020 Impressum