Lehre.EDS_online_2021 (Struktur)


Grundlagen der Digitaltechnik (3V1Ü) - Online Version (früher: Entwurf digitaler Schaltungen)

Die Vorlesung führt in den rechnergestützten Entwurf digitaler Schaltungen ein. Behandelt werden das logische und das Zeitverhalten, Automaten und andere Verhaltensmodelle für sequentielle Schaltungen, Rechenwerke, Simulation, Synthese und Logikoptimierung. Im begleitenden Praktikum digitaler Schaltungsentwurf I werden digitale Schaltungen entworfen, simuliert, in programmierbare Logikschaltkreise programmiert und ausprobiert.

(C. Giesemann)

Besonderheiten 2021

Wegen der durch die Coronavirus-Pandemie nicht möglichen Präsenzlehre wird die Lehrveranstaltung online zur Verfügung gestellt. Zu jedem Abschnitt in den Foliensätzen gibt es eine Videoaufzeichnung. Dozent ist Dr. Carsten Giesemann. Es wird jede Woche eine kombinierte Übungs-/Fragestunde mit ausgewählten Aufgaben der großen Übungen über das Online-Tool BigBlueButton angeboten. Es ist unten ersichtlich, wie man die Inhalte auf die Wochen der Vorlesungszeit aufteilen sollte. Insbesodere die Hausübungen sind zu den genannten Terminen abzugeben. Das ist ausschließlich in elektronischer Form per E-Mail an ha-eds(at)in.tu-clausthal.de möglich, beachten Sie dazu das unten angegebene Abgabeformat. Bitte sehen Sie sich die Abschnitte und die Hausübungen jeweils vor der Fragestunde an, damit Fragen geklärt werden können.

Überblick

Inhalt der Lehrveranstaltung
  1. Zwei einführende Beispiele: einen Entwurf mit Standardschaltkreisen und einen VHDL-Entwurf für FPGAs.
  2. Simulation: VHDL, ereignisgesteuerte Simulation, Laufzeittoleranz, ...
  3. Synthese und Schaltungsoptimierung: synthesegerechte Beschreibung, asynchrone Eingabe, KV-Diagramm, ROBDD.
  4. Rechenwerke und Operationsabläufe: Addierer, ..., Automaten, serielle Schnittstelle, ...
  5. Vom Transistor zur Schaltung: MOS-Transistoren, Gatter, Layout, Verzögerung, ...
  6. Rechner: CORDIC, Minimalprozessor, Pipeline.
Zielgruppe: Bachelor Informatik und weitere

Credits: (ECTS): 6

Hinweise zur Online-Version

  • Die folgende Wochenstruktur gibt Ihnen einen sinnvollen Ablauf für das Selbststudium vor.
  • Es gibt wöchentlich eine Übungs- und Fragestunde.
  • Feste Termine sind die Abgabetermine der Hausaufgaben. Details siehe Abschnitt Hausaufgaben ganz unten.
  • Je Kapitel gibt es nur eine Videoaufzeichnung, aber das bedeutet nicht, dass diese jeweils an einem Stück betrachtet werden soll.
  • Nutzen Sie die Möglichkeiten der Videos!
    • Legen Sie selbstständig immer dann eine Pause ein, wenn Ihre Aufmerksamkeit nachlässt.
    • Sehen Sie sich Abschnitte, die Sie nicht gleich verstehen auch mehrfach an.
    • Notieren Sie sich Fragen für die Fragestunden.
  • Machen Sie sich z.B. in den Handouts Notizen, eigene Ausarbeitungen sind zur Klausur zugelassen.
  • Zur Selbstkontrolle gibt es in den Videos:
    • Vor jedem Kapitel einige Fragen vorab (unter [Z] auch als PDF), deren Lösungen im Video zu finden sind.
    • Nach jedem Kapitel einige Quizfragen mit mehreren (richtigen) Antwortmöglichkeiten. Die Auflösung erfolgt jeweils nach einigen Sekunden, drücken Sie Pause für mehr Bedenkzeit.

Wochenstruktur

Foliensätze [F], Handouts für den Ausdruck [H], Zusatzseiten für den Ausdruck [Z], Beispielprogramme [P], Hausaufgaben [HA], Große Übungen [G], Videoaufzeichnungen Vorlesungen [V], Videoaufzeichnungen Große Übungen [VG]

  1. Woche ab 19.04.2021
  2. Woche ab 26.04.2021
  3. Woche ab 03.05.2021
      • VHDL + FPGA: Einfache Gatterschaltung, Zähler und Ampelsteuerung, Simulation. [V1-2]
      • Große Übung: Installation von ghdl und gtkwave - Downloadlinks: [ghdl], [GTKWave]. [VG]
    • [F2] [H2] [Z2] [P2] Simulation
      • Einführung in VHDL: Hallo Welt, Signale, Datentypen, imperative Modelle, ereignisgesteuerte Simulation. [V2-1]
      • Strukturbeschreibung: Schnittstellen, Instanziierung und Verbinden von Teilschaltungen, Testrahmen. [V2-2]
    • 06.05.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 07.05.2021 Abgabe - Hausaufgabe 1 [HA1]
  4. Woche ab 10.05.2021
      • Laufzeittoleranz: Glitches, Simulation von Zeittoleranzen, Laufzeitanalyse. [V2-3]
      • Speicher: Latches, Register, Verarbeitung + Abtastung, Register-Transfer-Funktionen, adressierbare Speicher. [V2-4]
      • Große Übung 2: Rechnerübung mit dem Simulator ghdl [G2] [PG2] [VG2]
  5. Woche ab 17.05.2021
    • [F3] [H3] [Z3] Synthese und Schaltungsoptimierung
      • Synthese: Verarbeitungsfunktionen, Register-Transfer-Funktionen, typische Beschreibungsfehler, Constraints. [V3-1]
      • Große Übung 3: Signaldarstellung, Signalverläufe, Strukturbeschreibung [G3] [VG3]
    • 20.05.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 21.05.2021 Abgabe - Hausaufgabe 2 [HA2] Programmdateien: [PHA2], Downloadlinks: [ghdl], [GTKWave].
Woche ab 24.05.2021 - Woche nach Pfingsten - Pause der Veranstaltung
  1. Woche ab 31.05.2021
      • Asynchrone Eingabe: Abtastung, Initialisierung, Entprellen, asynchrone Schnittstellen mit und ohne Übertragung des Sendertaktes. [V3-2]
      • Schaltungsoptimierung: Energieverbrauch, Schaltungsumformung, KV-Diagramm, Verfahren von Quine und McCluskey, reduziertes geordnetes binäres Entscheidungsdiagramm (ROBDD). [V3-3]
    • 03.06.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 04.06.2021 Abgabe - Hausaufgabe 3 [HA3] Programmdateien: [PHA3]
  2. Woche ab 07.06.2021
    • [F4] [H4] [Z4] [P4] Rechenwerke und Operationsabläufe
      • Rechenwerke: Addierer, Subtrahierer, Zähler etc. Multiplizierer, Komparatoren, Block-Shifter. [V4-1]
      • Große Übung 4: Zeittoleranzen, Abtastprozess, Register-Transfer-Funktion, Synthese [G4] [VG4]
    • 10.06.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 11.06.2021 Abgabe - Hausaufgabe 4 [HA4] Programmdateien: [PHA4]
  3. Woche ab 14.06.2021
      • Automaten: Entwurf mit KV-Diagrammen, Beschreibung in VHDL, Redundante Zustände, Spezifikation und Entwurf. [V4-2]
      • Große Übung 5: Signalflussplan, Zwischenabtastung, Asynchrone Übertragung [G5] [VG5]
    • 17.06.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 18.06.2021 Abgabe - Hausaufgabe 5 [HA5]
  4. Woche ab 21.06.2021
  5. Woche ab 28.06.2021
    • [F5] [H5] [Z5] Vom Transistor zur Logikschaltung
      • Gatterentwurf: MOS-Transistoren als Schalter, FCMOS-Gatter, Deaktivierbare Treiber, Transfergatter und Multiplexer, Geometrischer Entwurf. [V5-1]
      • Signalverzögerung: Inverter, Logikgatter, Puffer. [V5-2]
      • Große Übung 7: Schaltungsumformung, KV, Quine/McCluskey, OBDD [G7] [VG7]
    • 01.07.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 02.07.2021 Abgabe Hausaufgabe 7 - [HA7]
  6. Woche ab 05.07.2021
      • Latches und Register: Speicherzellen, Latches, Register, Taktversorgung.[V5-3]
      • Blockspeicher: SRAM, Mehrport- und Assoziativspeicher, DRAM, Festwertspeicher.[V5-4]
      • Große Übung 8: Automaten [G8] [VG8]
    • 08.07.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 09.07.2021 Abgabe - Hausaufgabe 8 [HA8] Programmdateien: [PHA8]
  7. Woche ab 12.07.2021
      • Programmierbare Logikschaltkreise. [V5-5]
      • Schaltungsentwurf mit FPGAs. [V5-6]
    • [F6] [H6] [Z6] [P6] Rechnerstrukturen
      • CORDIC: Algorithmus, Simulation des Algorithmus, Umstellung auf Festkommazahlen, Entwurf als Rechenwerk, Testrahmen. [V6-1]
      • Große Übung 9: FCMOS [G9] [VG9]
    • 15.07.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
    • 16.07.2021 Abgabe - Hausaufgabe 9 [HA9]
  8. Woche ab 19.07.2021
      • MiPro (Minimalprozessor): Funktion und Befehlssatz, Assembler und Disassembler, Prozessorzustand, Simulationsmodell, Testrahmen, Testbeispiele. [V6-2]
      • Große Übung 10: CMOS, Transfergatter, Register [G10] [VG10]
    • 22.07.2021 um 10:15 Uhr Übungs- und Fragestunde:
      https://webconf.tu-clausthal.de/b/car-6ed-7vv
  9. Woche ab 26.07.2021

Hausaufgaben:

Die Lösungen sind als PDF mit Dateinamen

EDS_<anr>_<name>_<matr>_<opt>.pdf

(<anr> – Aufgabenummer, <name> – ihr Name, <matr> – ihre Matrikel-Nummer, <opt> – optionales Kürzel bei mehreren Dateien) bis zu den in der Ablauftabelle angegebenen Tagen per E-Mail an

ha-eds(at)in.tu-clausthal.de

zu schicken. Sie werden korrigiert und zurückgesendet. Bei den Hausübungen ist keine Gruppenarbeit zulässig.

  1. [HA1] , Abgabe 07.05.2021
  2. [HA2] , Abgabe 21.05.2021 (Bearbeitungszeit 2 Wochen), Programmdateien: [PHA2], Links zum Download des Simulators und des Wave-Viewers: [ghdl] [GTKWave].
  3. [HA3] , Abgabe 04.06.2021, Programmdateien: [PHA3]
  4. [HA4] , Abgabe 11.06.2021, Programmdateien: [PHA4]
  5. [HA5] , Abgabe 18.06.2021
  6. [HA6] , Abgabe 25.06.2021
  7. [HA7] , Abgabe 02.07.2021
  8. [HA8] , Abgabe 09.07.2021, Programmdateien: [PHA8]
  9. [HA9] , Abgabe 16.07.2021

ghdl unter Debian 9.8 und unter Ubuntu 18.04.2

Man kann ghdl aus den debian repos gcc-6-base in der version 6.3.0 herunterladen und installieren. Quellen:
  • https://packages.debian.org/stretch/amd64/gcc-6-base/download
  • https://packages.debian.org/stretch/amd64/libgnat-6/download
Zur Vermeidung von Konflikten durch das gcc-Downgrade von Version 6.5 auf Version 6.3 empfiehlt sich die Installation in einer virtuellen Maschine.

Ergebnisse:

Den Leistungsnachweis für die Hausübungen gibt es ab insgesamt 50 Übungspunkte. Ab 100 HP (Hausübungspunkten) gibt es 2 BP (Bonuspunkte), sonst ab 88 HP gibt es 1.5 BP, sonst ab 76 HP gibt es 1 BP und sonst ab 64 HP gibt es 0.5 BP für die Prüfungsklausur.

(X - Aufgabenblatt abgegeben, LNE - Leistungsnachweis erteilt, BP - Bonuspunkte für die Prüfungsklausur)

Matrn 1 2 3 4 5 6 7 8 9 Sum LNE BP
534048 6.4 - - 10 10.5 12.5 11.5 10 5 6 71.9 ja 0.5
523071 4.5 5 7 3 - - 5 - - - - - - 24.5 nein - -
504195 10 7 9 - - - - 8 4 12 6.5 56.5 ja 0
475099 10 - - - - - - - - - - - - - - - - 10 nein - -
533827 7 10 1.5 12 15 11 4.5 2 - - 63 ja 0
524515 6 12.5 7.5 10 12.5 10 2 11 6.5 78 ja 1.0
514422 9.8 14 9 10 - - - - - - - - - - 42.8 nein - -
534316 5.5 4.5 - - - - - - - - - - - - - - 10 nein - -
530556 - - 2 1 4.5 10 6 1.5 4 8 37 nein - -
524560 7.3 12 9 12 9 10 8 4 - - 71.3 ja 0.5
527848 7.5 12 13.5 10.5 10.5 11.5 10 11 9 95.5 ja 1.5
499853 7.5 7 7 10.5 14.5 8 5 11 6 76.5 ja 1.0
526029 10 7.5 7 8 14.5 9 5 12 - - 73 ja 0.5
533298 10 - - 11 8 8.5 8 - - 6 - - 51.5 ja 0
525200 5.2 10.5 12.5 10.5 14.5 11 2 7 - - 73.2 ja 0.5
527910 - - 14 - - 8.5 - - - - 8 11 7 48.5 nein - -
499994 10 7.5 13 - - - - - - - - - - - - 30.5 nein - -
526366 4.3 - - 14 6.5 9.5 8 2 - - - - 44,3 nein - -
485821 5.5 4.5 10 9 12 9 2 2 5 59 ja 0
535836 6.6 - - - - - - - - - - - - - - - - 6.6 nein - -
535805 6.5 11.5 13 10.5 13 10 8 11 - - 83.5 ja 1.0
522726 5.1 13 13.5 11 10.5 11 8 11 9 92.1 ja 1.5
526380 1.5 - - - - - - - - - - - - - - - - 1.5 nein - -
398464 10 14 14 9 15 9 9.5 12 10 102.5 ja 2.0
433927 10 12.5 13 11 15 11.5 8.5 11 11 103.5 ja 2.0
527422 - - 14 9 8.5 9.5 10 1 8 0.5 60.5 ja 0
517250 6 5 1 - - - - - - - - - - - - 12 nein - -
488549 6.2 14 12 11 8.5 8 8 - - 0.5 68.2 ja 0.5
513263 3.5 0 9 7 14.5 10 2 2 5 53 ja 0
524649 9 13 14 12 13 10 10 11 - - 92 ja 1.5
533023 3 9 - - - - - - - - - - - - - - 12 nein - -
524371 10 14 14 9.5 15 10 8.5 11 10 102 ja 2.0
509815 10 14 14 9 15 9 5 9 11 96 ja 1.5
525358 9 14 8 9.5 6 11 8 7.5 - - 73 ja 0.5
527178 8 - - - - - - - - - - - - - - - - 8 nein - -
518859 10 12.5 14 7.5 9 6 6 6 1.5 72.5 ja 0.5
487579 10 - - - - - - - - - - - - - - - - 10 nein - -
522513 4.8 - - 8 9 9 4 8 12 - - 54.8 ja 0
530044 10 11.5 2 12 12 8 4 2 3 64.5 ja 0.5
503864 2.8 10.5 7 - - - - 7 - - - - - - 27.3 nein - -

Literatur:

  1. G. Kemnitz: Technische Informatik Band 2: Entwurf digitaler Schaltungen. Springer. 2011.
  2. P. J. Ashenden: Designer's Guide to VHDL. Morgan Kaufmann Publishers. 2008.
  3. J. Reichert, B. Schwarz: VHDL-Synthese: Entwurf digitaler Schaltungen und Systeme. Oldenbourg. 2009
  4. VHDL-Books Nur im Uni-Netz verfügbar, extern ist [VPN] nötig.

Aktuelles

Die Prüfungsklausur zu Grundlagen der Digitaltechnik findet am 28.09.2021 um 9:00 Uhr als Online-Klausur statt. Genauere Details folgen zu gegebener Zeit. Erlaubte Hilfsmittel für die Prüfung sind eigene Ausarbeitungen und Taschenrechner. Zu den eigenen Ausarbeitungen zählen Mitschriften, die Foliensätze bzw. Handouts mit eigenen Kommentaren, die zurückgegebenen korrigierten Hausübungen, selbst angefertigte schriftliche Prüfungsvorbereitungen und Bücher mit Lesezeichen und Notizzetteln. Kommunikation mit anderen Personen ist während der Prüfung untersagt.

Vergangene Semester: [SS 2020] [SS 2019] [SS 2018] [SS 2017] [SS 2016] [SS 2015] [SS 2014] [SS 2013]. Alte Klausuren.


Autor: ifcgi, Letzte Änderung: 28.09.2021 13:35:10


 TU Clausthal 2020  Impressum